Documentação do Risco 5

O Risco 5

O Risco 5 é um núcleo de processador de código aberto que implementa o conjunto de instruções RV32I/E[M] da arquitetura RISC-V. Foi desenvolvido para uso acadêmico e como o núcleo principal em pequenos SoCs. O projeto tem como foco facilitar a integração e utilização, oferecendo uma arquitetura simplificada e eficiente para diversas aplicações.

Recursos Disponíveis

Risco-5 Core

Um núcleo de processador RISC-V com a implementação RV32I/E[M] do RISC-V.

Risco-5 SoC

Um SoC com o núcleo Risco-5 contendo memória e periféricos como GPIOs e UART.

Risco-5 Testes

Testes escritos em assembly RISC-V para validação do Risco 5.